Header image  

ÑÀÉÒ Î ÏÊ "ÑÏÅÖÈÀËÈÑÒ" È ÅÃÎ ÊËÎÍÀÕ

 

 
 
 
 
 
 

Àâòîð äàííîãî ñàéòà ðåøèë ñîáðàòü ÏÊ "Ñïåöèàëèñò" (ðàáî÷åå íàçâàíèå "Ñïåöèàëèñò ÌÕ_FPGA") íà ñîâðåìåííûõ êîìïîíåòàõ. Ñ öåëüþ óìåíüøèòü êîëè÷åñòâî ìèêðîñõåì ðåøåíî áûëî ðåàëèçîâàòü ëîãè÷åñêèå ýëåìåíòû, òðèããåðû, ñ÷¸ò÷èêè, ðåãèñòðû íà ÏËÈÑ. Áàçèðóÿñü íà äàííîì îïûòå áûëè ïîðòèðîâàííû äðóãèìè àâòîðàìè åù¸ íà äâå DevBoard.

ÏÎÍßÒÈÅ ÏËÈÑ

Ïðîãðàììèðóåìàÿ ïîëüçîâàòåëåì âåíòèëüíàÿ ìàòðèöà (ÏÏÂÌ, FPGA) - ïîëóïðîâîäíèêîâîå óñòðîéñòâî, êîòîðîå ìîæåò áûòü ñêîíôèãóðèðîâàíî ïðîèçâîäèòåëåì èëè ðàçðàáîò÷èêîì ïîñëå èçãîòîâëåíèÿ; îòñþäà íàçâàíèå: "ïðîãðàììèðóåìàÿ ïîëüçîâàòåëåì". ÏÏÂÌ ïðîãðàììèðóþòñÿ ïóò¸ì èçìåíåíèÿ ëîãèêè ðàáîòû ïðèíöèïèàëüíîé ñõåìû, íàïðèìåð, ñ ïîìîùüþ èñõîäíîãî êîäà íà ÿçûêå ïðîåêòèðîâàíèÿ (òèïà VHDL), íà êîòîðîì ìîæíî îïèñàòü ýòó ëîãèêó ðàáîòû ìèêðîñõåìû. ÏÏÂÌ ÿâëÿåòñÿ îäíîé èç àðõèòåêòóðíûõ ðàçíîâèäíîñòåé ïðîãðàììèðóåìûõ ëîãè÷åñêèõ èíòåãðàëüíûõ ñõåì (ÏËÈÑ).


Ìèêðîñõåìû FPGA ôèðìû Altera âûïóñêàþòñÿ ïî òåõíîëîãèè SRAM, â ïðîöåññå ðàáîòû êîíôèãóðàöèÿ FPGA, õðàíèòñÿ â ÿ÷åéêàõ ÎÇÓ. Ïîñêîëüêó êîíôèãóðàöèîííîå ÎÇÓ ÿâëÿåòñÿ ýíåðãîçàâèñèìûì, åãî íåîáõîäèìî çàãðóæàòü êàæäûé ðàç ïîñëå âêëþ÷åíèÿ ïèòàíèÿ.  ïðîöåññå ðàçðàáîòêè è îòëàäêè ìåíÿòü êîíôèãóðàöèþ FPGA ïðèõîäèòñÿ ÷àñòî, äëÿ ýòîãî, êàê ïðàâèëî, èñïîëüçóþò çàãðóçêó ïî JTAG - èíòåðôåéñó ñ ïîìîùüþ ñïåöèàëüíûõ àïïàðàòíûõ ñðåäñòâ - çàãðóçî÷íûõ êàáåëåé (â íàøåì ñëó÷àå ïðîãðàììàòîðîâ ByteBlaster è USBBlaster).

ÐÅÀËÈÇÀÖÈß ÏÊ ÍÀ ÏËÈÑ

_

Ðåàëèçàöèÿ íà äåâáîðäàõ Zr-Tech îò andykarpov (àðõèâ ñàéòà) è U10 (íèæå).Íèæå ðàçìåùåííû ôîòîãðàôèè äàííûõ DevBoard ñîîòâåòñòâåííî.

_

Ðåàëèçàöèÿ íà äåâáîðäàõ U9 îò MVV (àðõèâ ñàéòà). Íèæå ðàçìåùåííà ôîòîãðàôèÿ äàííîé DevBoard.

     
This site is © Copyright Fifan 2007-2021, All Rights Reserved.